基于FPGA 的VME自定義總線接口設(shè)計(jì)論文
1 引言
在光刻機(jī)雙工件臺(tái)控制系統(tǒng)中,VME 總線使用了三個(gè)接口共430 根線路接入, 通過(guò)背板互聯(lián)的有P1, P2 兩個(gè)接口320 根線路接入。實(shí)際上V M E 標(biāo)準(zhǔn)協(xié)議并沒(méi)有完全使用全部線路, 而是為用戶預(yù)留了部分自定義線路,增加了設(shè)計(jì)的靈活性。由于V M E 總線主要用于工控機(jī)與各板卡的通信, 同步控制卡與激光計(jì)數(shù)卡和光柵譯碼卡使用總線就會(huì)產(chǎn)生嚴(yán)重沖突, 影響采用是實(shí)時(shí)性,因此這里將V M E 總線中未使用的管腳作為自定義總線管腳, 這樣避免了增加新的硬件接口, 而且在硬件設(shè)計(jì)上可以和VME 總線一起考慮。
自定義同步總線數(shù)據(jù)傳輸完全根據(jù)主控總線提供的時(shí)序進(jìn)行, 地址線包含了對(duì)數(shù)據(jù)發(fā)送和接收方的定義。每個(gè)總線傳輸周期中, 數(shù)據(jù)發(fā)送端和接收端的身份根據(jù)地址尋址關(guān)系自動(dòng)切換, 而避免了總線控制權(quán)更迭時(shí)的握手, 及數(shù)據(jù)傳輸優(yōu)先級(jí)或傳輸搶占等問(wèn)題, 總線控制信號(hào)來(lái)自同一個(gè)時(shí)鐘域, 從節(jié)點(diǎn)僅響應(yīng)控制信號(hào), 可忽略節(jié)點(diǎn)間時(shí)鐘相位差影響。在每個(gè)伺服周期, 設(shè)計(jì)了一個(gè)數(shù)據(jù)傳輸序列來(lái)實(shí)現(xiàn)共享數(shù)據(jù)交互。數(shù)據(jù)傳輸序列由若干個(gè)總線傳輸周期構(gòu)成, 每個(gè)周期完成32b i t 的數(shù)據(jù)共享。通過(guò)設(shè)定總線地址來(lái)設(shè)置數(shù)據(jù)傳輸序列的傳輸內(nèi)容, 當(dāng)所有的設(shè)定總線地址被遍歷, 則當(dāng)前周期數(shù)據(jù)傳輸已經(jīng)完成, 所有被規(guī)劃傳輸?shù)臄?shù)據(jù)都被所有的運(yùn)動(dòng)控制卡所共享。
2 VME 自定義總線邏輯協(xié)議的實(shí)現(xiàn)
V M E 自定義總線是一條并行運(yùn)行的總線, 該總線
采用數(shù)據(jù)廣播的方式, 可以方便各個(gè)板塊同時(shí)接收同一個(gè)數(shù)據(jù)。其由同步控制卡提供5KHz 時(shí)鐘, 每200us同步控制卡將數(shù)據(jù)鎖存線拉高, 向光柵譯碼卡發(fā)出一個(gè)脈沖, 此時(shí)光柵譯碼卡和激光干涉儀等設(shè)備鎖存該時(shí)刻的數(shù)據(jù), 其讀數(shù)不再發(fā)生變化, 然后同步控制卡產(chǎn)生一連串的讀取信號(hào), 將各個(gè)光柵尺的數(shù)據(jù)讀出。同時(shí)切換總線上的地址, 并生成采樣保持, 讀取和地址三個(gè)信號(hào)置于自定義總線, 運(yùn)動(dòng)控制卡通過(guò)對(duì)自身所需的地址的識(shí)別在讀信號(hào)低電平時(shí)獲得相應(yīng)位置傳感器的信號(hào)。
2.1 VME 自定義總線接口的實(shí)現(xiàn)
V M E 自定義總線在V M E 的P2 口上, 時(shí)鐘頻率是5KHz, 用于傳輸激光干涉儀和光柵尺的測(cè)量數(shù)據(jù)。在實(shí)際應(yīng)用中, 位置環(huán)采樣周期為200us, 并且有大量的實(shí)時(shí)伺服數(shù)據(jù)在運(yùn)動(dòng)控制卡與光柵譯碼卡之間、運(yùn)動(dòng)控制卡與運(yùn)動(dòng)控制卡之間、運(yùn)動(dòng)控制卡與同步總線控制卡之間交換。如果在運(yùn)動(dòng)控制中, 這些伺服數(shù)據(jù)使用V M E總線進(jìn)行交換, 則會(huì)堵塞系統(tǒng)總線, 使P o w e r P C 無(wú)法進(jìn)行正常工作。為此, 利用光柵譯碼卡的技術(shù)特點(diǎn)以及V M E 的P2 自定義接口, 構(gòu)造自定義局部總線。并設(shè)計(jì)專用同步總線控制模塊對(duì)同步總線進(jìn)行控制。自定義同步總線接口邏輯同樣采用FPGA 芯片來(lái)實(shí)現(xiàn), 使其達(dá)到靈活、可靠、集成度高的設(shè)計(jì)要求。
自定義同步總線的主控制器由運(yùn)動(dòng)控制系統(tǒng)中的同步總線控制卡來(lái)實(shí)現(xiàn), 而運(yùn)動(dòng)控制卡中只需實(shí)現(xiàn)自定義總線的從接口。從控制器結(jié)構(gòu)如 所示, 其功能包含以下方面:
(1) 提供DSP 對(duì)于雙口RAM 訪問(wèn)的地址譯碼, 將DSP 的標(biāo)準(zhǔn)EMIF 接口時(shí)序轉(zhuǎn)換成雙口RAM 訪問(wèn)時(shí)序,該功能在EMIF 時(shí)序匹配模塊中完成;
(2) 完成自定義總線的讀寫(xiě)邏輯, 當(dāng)自定義總線的地址有效后, 數(shù)據(jù)方向控制模塊將判斷當(dāng)前運(yùn)動(dòng)控制卡是數(shù)據(jù)發(fā)送端還是數(shù)據(jù)接收方, 以切換數(shù)據(jù)總線方向;
(3) 當(dāng)某一個(gè)特定的自定義總線地址訪問(wèn)出現(xiàn)的時(shí)候, 總線時(shí)序匹配模塊將產(chǎn)生中斷信號(hào)提供給D S P , 提供同步觸發(fā)。
2.2 同步控制卡VME 自定義總線邏輯功能的實(shí)現(xiàn)
光柵譯碼卡接收來(lái)自光柵尺的信號(hào), 實(shí)現(xiàn)對(duì)工件臺(tái)宏動(dòng)部分的位置測(cè)量, 測(cè)量數(shù)據(jù)通過(guò)自定義總線傳送給同步控制卡。同步控制卡通過(guò)內(nèi)部的定時(shí)器, 產(chǎn)生運(yùn)動(dòng)周期開(kāi)始信號(hào), 讀取光柵譯碼卡的數(shù)據(jù), 然后將各個(gè)運(yùn)動(dòng)控制卡所需的信號(hào), 按照一定的地址編碼,發(fā)送到V M E64x 總線的自定義總線上, 由運(yùn)動(dòng)控制卡接收。運(yùn)動(dòng)控制卡接收到同步控制卡的運(yùn)動(dòng)周期開(kāi)始信號(hào)后, 依次接收指令位置和光柵尺數(shù)據(jù), 運(yùn)動(dòng)控制卡進(jìn)行數(shù)據(jù)存儲(chǔ)等其他操作, 并等待下個(gè)運(yùn)動(dòng)周期的開(kāi)始信號(hào)。
對(duì)于同步控制卡FPGA 中邏輯協(xié)議的.設(shè)計(jì), 采用三段式狀態(tài)機(jī)進(jìn)行設(shè)計(jì), 第一段描述次態(tài)寄存器轉(zhuǎn)到現(xiàn)態(tài)寄存器; 第二段對(duì)狀態(tài)轉(zhuǎn)移條件進(jìn)行判斷, 從而完成狀態(tài)轉(zhuǎn)移變換; 第三段描述在各個(gè)狀態(tài)完成的動(dòng)作和對(duì)狀態(tài)轉(zhuǎn)移條件進(jìn)行描述。
在狀態(tài)S0 處檢測(cè)200u s 的脈沖, 因?yàn)橥娇刂瓶?00u s 向光柵譯碼卡發(fā)出一個(gè)脈沖, 光柵譯碼卡接收到該脈沖后就會(huì)鎖存當(dāng)前數(shù)據(jù), 當(dāng)脈沖到來(lái)時(shí)則轉(zhuǎn)到S1狀態(tài), 否則仍然處于S0。在S1 狀態(tài)時(shí)等待20n s , 即讓光柵譯碼卡把數(shù)據(jù)鎖存完成, 接著轉(zhuǎn)到狀態(tài)S2。在狀態(tài)S2, 將地址發(fā)送給光柵譯碼卡, 并且等待30n s , 讓輸出數(shù)據(jù)穩(wěn)定, 然后轉(zhuǎn)到狀態(tài)S3。在狀態(tài)S3, 將數(shù)據(jù)鎖存,讀操作的次數(shù)置零, 并且將地址發(fā)送給雙口R A M , 延時(shí)10n s 等待數(shù)據(jù)和地址穩(wěn)定, 然后轉(zhuǎn)到狀態(tài)S4。在S4對(duì)雙口R A M 進(jìn)行寫(xiě)操作使能, 即給寫(xiě)使能引腳置高電平, 然后進(jìn)入狀態(tài)S5。在S5 將讀操作次數(shù)加1, 并判斷是12 路數(shù)據(jù)是否讀取完畢, 即讀次數(shù)是否等于12, 若否則進(jìn)入狀態(tài)S6, 否則進(jìn)入狀態(tài)S11。從狀態(tài)S6 到狀態(tài)S10 重復(fù)狀態(tài)S1 到S5 的過(guò)程, 直到讀取完成。在狀態(tài)S11, 發(fā)出讀取完成脈沖, 并延時(shí)20ns 到狀態(tài)S12, 最后返回狀態(tài)S0 等待。
2.3 同步控制卡VME 自定義總線設(shè)計(jì)實(shí)測(cè)結(jié)果
實(shí)測(cè)模塊是接收12 路光柵尺的數(shù)據(jù), 從 可以看出, 送到光柵譯碼卡的地址, 在延遲一定時(shí)間后, 穩(wěn)定的數(shù)據(jù)才輸出, 所以這里是根據(jù)實(shí)測(cè)的延遲時(shí)間來(lái)決定模塊設(shè)計(jì)中的相關(guān)信號(hào)的延遲。將數(shù)據(jù)寫(xiě)入緩存必須等待數(shù)據(jù)穩(wěn)定才能發(fā)出寫(xiě)信號(hào)。
2.4 運(yùn)動(dòng)控制卡讀取VME 自定義總線數(shù)據(jù)邏輯功能的實(shí)現(xiàn)
在光刻機(jī)雙工件臺(tái)控制系統(tǒng)中, 每塊運(yùn)動(dòng)控制卡實(shí)現(xiàn)對(duì)三個(gè)電機(jī)的控制, 整個(gè)系統(tǒng)需要12 塊運(yùn)動(dòng)控制卡,它通過(guò)光纖口將控制信號(hào)傳送到電機(jī)驅(qū)動(dòng)。同步控制卡通過(guò)內(nèi)部的定時(shí)器, 產(chǎn)生運(yùn)動(dòng)周期信號(hào), 讀取光柵譯碼卡中數(shù)據(jù), 進(jìn)行解耦, 然后將各個(gè)運(yùn)動(dòng)控制卡所需的信號(hào), 按照一定的地址編碼, 發(fā)送到V M E64x 自定義總線, 由運(yùn)動(dòng)控制卡接收。運(yùn)動(dòng)控制卡接收到同步控制卡的運(yùn)動(dòng)周期開(kāi)始信號(hào)后, 依次接收指令位置和光柵譯碼卡的數(shù)據(jù)。
3 結(jié)束語(yǔ)
本文提供了一種基于FPGA 的VME 自定義總線的邏輯接口設(shè)計(jì), 同步控制卡作為“主卡”, 讀取光柵譯碼卡中的測(cè)量數(shù)據(jù), 并將數(shù)據(jù)置于VME 自定義總線上,其負(fù)責(zé)自定義在總線的邏輯設(shè)計(jì)。運(yùn)動(dòng)控制卡, 接收來(lái)自自定義總線上的數(shù)據(jù), 并通過(guò)DSP 進(jìn)行處理, 最后發(fā)送給電機(jī), 控制電機(jī)的運(yùn)動(dòng)軌跡。該設(shè)計(jì)方案通過(guò)了實(shí)際驗(yàn)證, 并利用SignalTapII 觀測(cè)了其邏輯時(shí)序, 可得該方案正確。
【基于FPGA 的VME自定義總線接口設(shè)計(jì)論文】相關(guān)文章：
基于FPGA的VME自定義總線接口設(shè)計(jì)論文11-17
音頻接口設(shè)計(jì)論文11-17
基于I2C總線的多MCU系統(tǒng)設(shè)計(jì)發(fā)展論文05-31
FPGA數(shù)據(jù)采集與回放系統(tǒng)設(shè)計(jì)論文04-24
淺談基于I2C總線的多MCU系統(tǒng)設(shè)計(jì)發(fā)展論文05-28
淺論基于WTB/MVB總線的軌道車輛LED照明控制系統(tǒng)設(shè)計(jì)論文11-16
基于DSP+FPGA的嵌入式圖像處理系統(tǒng)的發(fā)展的論文05-28